output wb_ack_o;\r
output wb_err_o;\r
output wb_int_o;\r
- input reg [7:0] fifo_data_i;\r
- output reg [7:0] fifo_data_o;\r
- output fifo_we_i;\r
+ input [7:0] fifo_data_i;\r
+ output [7:0] fifo_data_o;\r
output fifo_we_o;\r
+ output fifo_re_o;\r
\r
reg [15:0] data_reg;\r
\r